您的位置 >> 设计与验证-软硬件工具

上海复旦的STA与FM教程 更新于2009-12-29 23:20:50 文章出处:与非网

关键字: 静态时序 PrimeTime Tcl

第一章 绪论
我们知道,集成电路已经进入到了VLSI 和ULSI 的时代,电路的规模迅速上升到了几十万门以至几百万门。而IC 设计人员的设计能力则只是一个线性增长的曲线,远远跟不上按照摩尔定律上升的电路规模和复杂度的要求。这促使了新的设计方法和高性能的EDA 软件的不断发展。


Synopsys 公司的董事长兼首席执行官Aart de Geus 曾经提到,对于现在的IC设计公司来说,面临着三个最大的问题:一是设计中的时序问题;二是验证时间太长;三是如何吸引并留住出色的设计工程师。他的话从一个侧面表明了,随着IC设计的规模和复杂度的不断增加,随着数百万系统门的设计变得越来越普遍,时序分析和设计验证方面的问题正日益成为限制IC 设计人员的瓶颈。

 

上海复旦的STA与FM教程.pdf